Projet architecture SMT hautes performances

Thèmes abordés

Sciences - Ingénierie - Industrie, Projet architecture SMT hautes performances, SMT Simultaneous Multi-Threaing, hyperthreading, sibling, cpu cores, noyau Linux, environnement logiciel

Résumé du document

Nous étudions l''architecture SMT (Simultaneous Multi-Threading)-Hyperthreading. L'option Hyperthreading est désactivée sur cette machine comme l'indique la commande "cat/proc/cpuinfo". On remarque que le nombre de sibling et le nombre de cpu cores est identique, ce qui indique que l'hyperthreading est désactivé.

Extraits

[...] Dans notre cas, les informations concordent : Socket et processeurs (il y a bien 1 socket avec 4 cœurs physiques) : Partage et taille du cache : Les tailles sont bien celles vues précédemment, chaque cœur a bien son propre cache L1D de 24 KB et 1MB de cache L2 sont partagés entre 2 processeurs. (processeurs 0 et 1 se partagent 1MB, processeurs 2 et 3 également). En revanche, le cache L1i de 32 K affiché par lscpu n'apparaît pas dans l'outil graphique. Description de l'environnement logiciel La machine Linux utilisée dispose de la distribution Debian en version 10. Le compilateur utilisé pour les expérimentations est GCC. Pour la mesure des temps d'exécution, j'utilise : « std::chrono::high_resolution_clock ». [...]

[...] Le cache L1d (data) fait 24K, le cache L1i (instructions) fait 32K et le cache L2 fait 1024K. Il n'y a visiblement pas de cache L3. La commande ne précise pas de quelle façon le cache est organisé ou partagé entre les différents processeurs. En visualisant les shared_cpu_list de chaque cpu pour chaque niveau de cache, on constate que chaque processeur dispose de son propre cache L1d et L1i. Pour le cache L2, les processeurs 0 et 1 se partagent le même cache L2. Et les processeurs 2 et 3 se partagent le même cache L2. [...]

[...] Ce qui donne une taille maximale de RAM égale à 2 puissance 39 octets. (Cette taille maximale est théorique et soumise en conditions réelles à des contraintes technologiques. La capacité réelle est donc très réduite.) Mémoire virtuelle (processus) Pour la mémoire virtuelle, on apprend que le processeur utilise 48 bits. Soit une taille maximale pour la mémoire virtuelle d'un processus égale à 2 puissance 48 octets. On apprend également que la taille du cache de 1024 KB et la taille d'une ligne cache est de 64 octets. [...]

[...] Leur fréquence d'horloge est 1.50 GHz et leur micro-architecture est Intel(R) Celeron(R) CPU J3455. Cœurs physiques et Sockets La machine dispose d'une socket et de 4 cœurs physiques. (voir image page suivante) En effet, on constate que chaque processeur dispose de son propre core id, donc de son propre cœur physique. Le physical id est identique pour chaque processeur, ce qui indique qu'ils partagent tous la même socket. Chaque coeur a 1024 kb de cache (voir détails sur l'organisation de la mémoire dans la section suivante). [...]