Compte rendu de travaux pratiques en électronique numérique - Introduction

Thèmes abordés

Université Sorbonne Paris Nord, Institut Galilée, Sup Galilée, décodeur BCD7Segments, diviseur d'horloge, impulsions, bouton poussoir, Artix-7, fréquence, Compteur BCD, FWSTINIT, FWSTMP

Résumé du document

L'objectif du TP0 est de réaliser un montage qui permet de compter, décompter et d'afficher, le nombre d'impulsions délivrées par un bouton poussoir.
Tout le long de ce TP, nous avons utilisé le logiciel ISE 14.7 dans le but de l'appliquer sur une carte Artix-7 (FPGA).
L'objectif du TP1 est d'afficher un résultat sur 4 digits à partir d'un compteur binaire à 4 bits.
L'objectif du TP2 est de réaliser un tuner à modulation de fréquence dont la finalité est de compter, décompter et d'afficher le fréquence, comprise entre 87.5 MHz et 108 MHz.

Extraits

[...] On vérifie que le montage fonctionne bien au niveau de la syntaxe puis avec un test bench. Étape n°5 : Modification du schéma principal Après avoir terminé le schéma, nous implémentons notre programme sur la carte Xilinx grâce au fichier de contrainte fournie. Figure 1 - Schéma du montage du TP0 TP1 L'objectif du TP1 est d'afficher un résultat sur 4 digits à partir d'un compteur binaire à 4 bits. Nous avons réalisé le montage suivant : Figure 2 - Schéma du montage du TP1 L'ensemble des composants de ce schéma a été réalisé de la même façon que le TP0, c'est-à-dire créer des fichiers en VHDL, vérifier le montage et l'enregistrer dans la bibliothèque des composants. [...]

[...] L'afficheur affiche 87.5 MHz lors du démarrage du tuner. Il faut un certain temps pour commencer le changement de le fréquence. Le compteur atteint sa valeur maximale à la fréquence 108MHz. On ne peut pas aller au-delà de ce seuil. Pour notre afficheur, nous avons eu un problème pour afficher le nombre cela est probablement dû à une erreur dans le programme du décodeur 7 segments. [...]

[...] Étape 2 : Création du décodeur BCD7Segments. Cette fois-ci, on doit réaliser une logique combinatoire entre un bus de 4 bits et 7 sorties correspondantes aux 7 segments de l'afficheur qu'on nomme BCD7Segments. Après avoir vérifié sa syntaxe (Simulation Behavioral Check Syntax), le montage vient aussi compléter notre bibliothèque de composants comme le schéma précédent. Étape n°3 : Création d'un diviseur d'horloge. Cette étape va permettre de réduire la fréquence de l'horloge (100 MHz) qui empêche le bon fonctionnement du montage. [...]

[...] Compte rendu de travaux pratiques en électronique numérique - Introduction TP0 L'objectif du TP0 est de réaliser un montage qui permette de compter, décompter et d'afficher, le nombre d'impulsions délivrées par un bouton poussoir. Tout le long de ce TP, nous avons utilisé le logiciel ISE 14.7 dans le but de l'appliquer sur une carte Artix-7 (FPGA). Nous avons par la suite détaillé les différentes étapes du TP : Étape 1 : Le premier schéma. Le but de cette partie est de schématiser le montage donné qui est de 2 entrées, dont une entrée clock, une sortie bascules et une porte logique et. [...]

[...] Ceux du TP1 : Le multiplexeur; Le décodeur de 2 à Le compteur 2 bits Les nouveaux composants pour ce TP2 ont été générés de la façon que les TP précédents : Le Compteur BCD; Le FWSTINIT. Le dernier composant (FWSTMP), contrairement aux autres, doit être édité et complété par nous-mêmes. Nous avons déduit la structure de notre programme à partir de la machine d'état suivant : Figure 5 - Le diagramme états-transitions du composant FWSTMP Enfin, nous avons transféré notre montage sur notre carte ce qui donne : Deux boutons poussoirs situé en haut à droite de l'afficheur permettent d'incrémenter ou de décrémenter la fréquence affichée. [...]