VHDL : Langage de description des circuits numériques complexes

Résumé du document

Le langage VHDL (de Vhsic-HDL) est l'abréviation de "Very high speed integrated circuit Hardware Description Language". C'est un langage de description des systèmes digitaux à très grande vitesse de conception. Il a fait l'objet d'une standardisation IEEE en 1987. En plus, ce langage est adopté comme langage d'entrée par la plus part des systèmes de CAO.

1. EVOLUTION DE L'UTILISATION DU LANGAGE VHDL

L'utilisation de VHDL croît d'une façon linéaire depuis les années 1987 en Europe et depuis 1991 aux Etats-Unis d'Amérique. En plus le prochain standard VHDL, prévu pour l'an 2000, devrait orienter ce langage vers la conception de systèmes. Cependant, l'utilisation de Verilog atteint quasiment aujourd'hui un palier dans ces deux zones géographiques.

Néanmoins, le combat entre ces deux langages reste toujours aussi difficile et pour que ces prédictions soient réalisées et que VHDL soit plus largement adopté, il faut mettre à la disposition des utilisateurs VHDL des bibliothèques décrites en VHDL comme cela est déjà fait pour Verilog depuis plusieurs années. Ceci explique donc la naissance de VITAL (pour VHDL Initiative Towards ASIC Libraries).
Le but essentiel de VITAL est d'accélérer le développement de bibliothèques d'ASIC décrites en VHDL pour la simulation. Les modèles comportent des informations temporelles précises permettant d'obtenir des résultats de simulation très proches de la réalité.

2. INTERET DE VHDL POUR LA CONCEPTION

VHDL a des intérêts divers pour le problème de la conception de circuits traité ici. Les points importants évoqués ici concernent la description, la simulation, la synthèse.

2.1. Utilisation de VHDL pour la description et la modélisation

VHDL est un langage hiérarchique qui permet de décrire un "objet" selon trois points de vue : structurel, comportemental, flot de données. Ainsi, il est d'un intérêt certain pour décrire la solution développée par le concepteur à différents niveaux :
- pour la spécification et la conception fonctionnelle en utilisant le point de vue comportemental ;
- pour la conception architecturale en utilisant le point de vue flot de données et le point de vue comportemental pour la partie contrôle ;
- pour la conception détaillée en utilisant le point de vue structurel.
Plusieurs points de vue pour un même objet peuvent coexister. La configuration permet de choisir celui approprié pour chaque étape.
Lorsque le projet est complexe, la décomposition en entités permet de considérer séparément chaque sous-ensemble. Il est à la fois possible de procéder par raffinements successifs et par abstractions. La réutilisation de composants déjà conçus fait partie de l'esprit de VHDL. Ainsi, des modèles développés par diverses sociétés sont exploitables dans une même plate-forme. Pour la saisie des descriptions, les concepteurs ont l'habitude d'utiliser un outil de saisie de schémas. (...)

Extraits

[...] Autrement, c'est la partie qui contient les processus actifs assurant le fonctionnement; iii) Un deuxième fichier souvent appelé «TEST_BENCH»: Généralement ce fichier, bien qu'il contienne une spécification d'entité, ne contient pas de traitement. En effet la spécification d'entité qui est y contenue est généralement décrite par des ports déclarés en sortie. Ces ports coïncident parmi ceux déclarés comme entrées dans le fichier principal. Dans le corps d'architecture de ce fichier nous envoyons les stimulus pour le fichier principal. iii) Un troisième fichier souvent dit fichier de test: Il assure le lien entre les deux fichiers déclarés ci-dessus et les composants non synthétisables ou les composants externes (RAM, EPROM, CNA; . etc). [...]

[...] Afin d'obtenir ce programme cliquer deux fois sur la commande "Configure Device iMPACT". Dans la nouvelle fenêtre qui apparaît choisir le mode de configuration "Boundary-scan Mode" (Figure 52). Ecole Nationale d'Ingénieurs de Monastir 46 A. MTIBAA VHDL: Le Langage de description des circuits numériques complexes o Appuyer sur le bouton "suivant", choisir : "Automatically connect to cable and identify Boundary-scan chain" (Figure 52) et appuyer sur le bouton "terminer". On obtient la fenêtre donné par la Figure 53. Figure 52 Figure 53 Remarque : La carte digilent doit être en mode JTAG. [...]

[...] VHDL répond à cette particularité. Mais, pour un langage approprié pour la synthèse, l'écriture doit tenir compte du style de l'architecture matérielle visée pour la qualité du résultat et aussi pour la simplicité de l'outil de synthèse. VHDL n'est pas spécialement approprié pour la synthèse. Aussi, pour permettre l'utilisation des outils de synthèse, les descriptions doivent être restreintes et basées sur des modèles (templates) facilitant la synthèse. Les restrictions portent en particulier sur les possibilités de modélisation temporelle et sur les types de données qui doivent être limités au bit et au vecteur de bits pour l'interconnexion des entités. [...]

[...] MTIBAA VHDL: Le Langage de description des circuits numériques complexes Architecture STRUCTURAL of FULL-ADDER is Component HA Port ( A : in BIT; B : in BIT; SUM : out BIT; COUT : out BIT End component; Component OR2 Port ( A : in BIT; B : in BIT; F : out BIT End component; Signal NET1 : BIT; Signal NET2 : BIT; Signal NET3 : BIT; Begin U1 : HA port map , A , NET1, NET2 U2 : HA port map NET1, SUM, NET3 U3 : OR2 port map (NET3, NET2, COUT End; FULL-ADDER A HA B HA CIN OR SUM COUT A XOR AND SUM COUT B Figure 5 : Description structurelle de l'additionneur complet Description flux de données Dans une description flux de données, les instructions sont concurrentes mais décrivent le circuit d'une manière comportementale plutôt que structurelle. L'exemple d'un demiadditionneur est décrit par un ensemble d'équations booléennes, écrites sous forme d'instructions d'affectation de signaux. La Figure 6 montre le modèle flux de données pour le demi-additionneur. Ecole Nationale d'Ingénieurs de Monastir 9 A. MTIBAA VHDL: Le Langage de description des circuits numériques complexes A B XOR AND SUM COUT Figure 6 : Modèle flux de données. [...]

[...] Son architecture interne décrite par un modèle structurel en VHDL correspond au schéma de la solution utilisée pour le symbole. Les paramètres complémentaires tels que les valeurs génériques et les modèles internes utilisés sont des attributs associés aux objets du schéma. Ecole Nationale d'Ingénieurs de Monastir 2 A. MTIBAA VHDL: Le Langage de description des circuits numériques complexes Utilisation de VHDL pour la simulation Le langage VHDL a été développé pour permettre les vérifications du comportement des descriptions. Aussi dit-on que VHDL est un langage de simulation. [...]