Le multiplexeur MUX A utilise le signal src c bus défini en VHDL comme une sortie. On ne peut donc pas utiliser directement ce signal pour le placer en entrée du multiplexeur. On utilisera alors un signal intermédiaire SRC dont le contenu sera recopié dans sr c bus après la traduction des tables de vérité dans le code VHDL (...)
[...] Ce processeur possède d'une interruption matérielle externe (un reset) et de 11 instructions pouvant être réparties en trois catégories : 5 instructions arithmétiques/logiques entre registres 3 instructions de branchement 3 instructions de lecture/écriture mémoire 3 Chapitre 2 TP Introduction Ce TP vise à décrire le fonctionnement et le comportement des éléments de base de ce que l'on appellera datapath, à savoir une unité de calcul une unité de gestion mémoire (Regdc) ainsi qu'une unité de gestion de registres (regfile) Architecture interne du processeur Organisation de l'architecture Architecture globale Le Datapath Lors de ce premier TP, nous avons réalisé l'architecture comportementale des blocs constituant le datapath (ALU, RegFile, RegDc) L'Unité Arithmétique et Logique (ALU) L'unité arithmétique et logique de l'infinity peut réaliser trois types d'opérations : l'addition, l'incrémentation de 1 et la complémentation. [...]
[...] On ne peut donc pas utiliser directement ce signal pour le placer en entrée du multiplexeur. On utilisera alors un signal intermédiaire SRC dont le contenu sera recopié dans sr c bus après la traduction des tables de vérité dans le code VHDL. [...]
[...] Rapport TPs Risc 2 002-2003 Baillou Gilles * Mizzi Arnaud Processeur RISC 8-BIT INSTITUT SUPERIEUR D'ELECTRONIQUE DE PARIS Table des matières 1 Introduction 2 TP Introduction Architecture interne du processeur Organisation de l'architecture Architecture globale Le Datapath L'Unité Arithmétique et Logique (ALU) 2.4 Code source VHDL du fichier alu.vhd L'Unité Regdc Code source VHDL du fichier regdc.vhd Le Register File Code source VHDL du fichier regfile.vhd Le Datapath Code source VHDL du fichier datapath.vhd TP Introduction Tests Bench Partie contrôle Analyse du circuit de contrôle TP Introduction Assemblage du CORE Composition des signaux de l'interface Code VHDL du core Test du core Code vhdl du test du core Assemblage du CPU Module RAM Module BUFFER Module CPU Test du module CPU Conclusion . Chapitre 1 Introduction Ce rapport vise à présenter la description et la simulation VHDL comportementale d'un microprocesseur RISC (Reduced Instruction Set Computer) 8-bits pipeliné de profondeur nommé Infinity. [...]
Source aux normes APA
Pour votre bibliographieLecture en ligne
avec notre liseuse dédiée !Contenu vérifié
par notre comité de lecture