Dossier d'architecture en VHDL d'un digicode

Résumé du document

Cahier des charges du dossier "Conception détaillée en VHDL d'un Digicode".

Extraits

[...] Ne donne accès qu'aux bâtiments administratifs (personnel classé 2,1 et labos sensibles classé 1 : uniquement pour le personnel de recherche (classé 1 et labos confidentiels classé 0 : uniquement pour le personnel habilité et classé 0 Cahier des charges Schématisation Représentation simplifiée du circuit Signaux Voici la liste des signaux que nous utiliserons pour la réalisation de notre système. Contraintes Tous les membres du personnel possèdent un code unique sur 3 chiffres. Selon la requête faite : Le système doit ouvrir une porte si le code personnel et la classe associée sont valides. Le système doit laisser la porte fermée et déclencher une alarme au bout de 2 essais infructueux. Modes de fonctionnement : programmation : permet d'enregistrer le code confidentiel en mémoire de ce système (nouveau salarié). Utilisé pour éteindre l'alarme et débloquer le système. [...]

[...] Ensuite, nous commenterons l'architecture comportementale puis les simulations (test bench et chronogrammes). Dans le but d'avancer dans la description RTL du projet, notre ferons la décomposition RTL du système. Par la suite, nous décrirons la machine d'états de notre séquenceur. Enfin, nous conclurons avec les perspectives sur le déroulement à venir de ce projet. Principe global du Digicode Ce projet consiste en la réalisation d'un système de contrôle d'accès aux bâtiments d'une entreprise. L'accès est quantifié selon 3 niveaux : accès général classé 2 :classe par défaut. [...]

[...] Réalisation d'un Digicode Implémentation dans un FPGA de Xilinx Dossier d'architecture Stéphane HAUSWALD - Gwendal BIHAN Mars 2004 - EFREI - Groupe ET2 - Promotion 2005 Sommaire Présentation du sujet 3 Introduction 3 Principe du Digicode 4 Cahier des charges 5 Schématisation 5 Caractéristiques techniques 5 Contraintes 7 Description comportementale 8 Code source 8 Synthèse comportementale : Test Bench 10 Machine d'état / Réseau de Pétri 13 Conclusion/Perspectives 15 Présentation du sujet Introduction Dans le cadre de notre seconde année de cycle ingénieur à l'EFREI, nous avons été amenés à réaliser un deuxième projet en langage VHDL (Vhsic Hardware Description Language). Il permet de décrire l'hardware d'un circuit intégré en spécifiant ses fonctions et sa structure. Les logiciels utilisant ce langage offrent la possibilité de tester les caractéristiques de du circuit. Cette description des composants sera ensuite intégrée dans un circuit programmable FPGA Spartan II de Xilinx. Les circuits FPGA présentent l'avantage d'être reconfigurables. Dans ce présent dossier d'architecture, nous rappellerons dans un premier temps les données du sujet en spécifiant les caractéristiques techniques et les contraintes à respecter. [...]